ESD二极管是并联在受保护线路与参考回路之间的瞬态保护器件。 正常工作时它应保持高阻,不能明显改变信号;静电瞬态到来时,它进入导通区,把一部分电流引向预定回路,并限制敏感引脚上的残余电压。
判断一颗ESD二极管是否适合某条线路,不能只看“±8 kV、±15 kV或±30 kV”。至少要把正常工作电压、漏电流、结电容、击穿条件、钳位条件、封装和PCB回流路径 放在同一张表里。
ESD二极管在电路里做了什么
| 工作状态 | 器件状态 | 设计目标 |
|---|---|---|
| 正常通信或待机 | 高阻、只有规定范围内的漏电 | 不误导通,不改变逻辑阈值或模拟偏置 |
| 电压超过击穿区 | 电流快速增加 | 在器件和布线允许范围内分流瞬态电流 |
| 瞬态峰值阶段 | 线路被限制在动态钳位区 | 残余电压与被保护芯片耐受范围匹配 |
| 脉冲结束后 | 返回高阻状态 | 功能、漏电和信号性能没有不可接受漂移 |
这是一条动态电流路径。保护结果由器件I-V特性、封装寄生、走线电感、接地过孔和整机结构共同决定,不是一个孤立的“响应速度”数字决定的。
五个参数怎样一起看
VRWM:正常工作时不能提前导通
VRWM是反向工作电压边界。选型时应记录线路的最高持续电压、容差、偏置和负向摆幅,而不是只写“3.3 V系统”或“5 V接口”。VRWM过低会增加漏电或限制正常信号;过高又可能使击穿和钳位窗口偏离芯片需要。
IR:高阻节点要单独审核漏电
漏电流会影响复位、按键、传感器输入和其他高阻节点。规格书里的IR必须与测试电压和温度一起读取,室温单点不能替代高温验证。
Cj:高速接口要保留频率和偏压
结电容会进入信号通道。USB、HDMI、MIPI、天线等线路不能只比较一个pF值;还要核对测试频率、偏压、典型值或最大值,以及器件焊盘和支路造成的附加寄生。
VBR与VC:击穿电压不是最终钳位电压
VBR通常在规定的小测试电流下测得,用于描述器件进入击穿区的位置。VC则对应更大的脉冲电流和明确波形。比较VC时,电流、波形、脉宽和典型/最大定义必须一致。
IEC器件数据:不能直接外推整机等级
IEC 61000-4-2:2025规定的是设备系统级静电抗扰度的测试方法、波形、布置和程序。器件规格书引用该方法形成的数据,可以用于候选比较,但不能直接写成“整机一定通过同一kV等级”。
用一个公开型号看参数条件
阿赛姆ESD3V3D500TA Rev1.1 公开资料列出:
VRWM为±3.3 V;
IR最大0.5 μA,条件为VRWM=3.3 V;
VBR为3.8~6.0 V,测试电流1 mA;
VC为6.5 V@1 A、12.5 V@33 A,波形均为8/20 μs;
Cj典型50 pF、最大80 pF,条件为0 V、1 MHz。
这些数据说明它可以进入某些3.3 V、允许较高电容线路的候选表,但不能据此推荐给USB 3.x、HDMI或射频馈线。型号优势必须落到具体线路条件,不能把一个器件扩大成全接口方案。
PCB位置为什么会改变结果
保护器件应尽量靠近外部入口,线路先经过保护节点再到敏感芯片。接地端和过孔要短,避免形成长支路;差分线保持对称;保护后的线路不要再次贴近连接器或外壳放电点。
板上至少检查以下项目:
外部接口到保护器件的距离和支路长度;
保护器件到参考面的过孔数量与位置;
放电电流是否穿过晶振、复位、模拟参考或射频区域;
屏蔽壳、机壳地和数字地之间的连接策略;
装件前后信号、功耗、漏电和整机静电结果。
不同线路的初筛重点
| 线路类型 | 第一优先级 | 不能省略的验证 |
|---|---|---|
| USB/HDMI/MIPI高速线 | Cj、S参数、通道匹配 | 眼图、误码、枚举或链路稳定性 |
| GPIO/按键/复位 | VRWM、IR、VC | 默认状态、误触发、复位时序 |
| 传感器高阻输入 | IR、Cj、偏置条件 | 零点、精度、温度漂移 |
| RS-485/CAN等总线 | 工作窗口、对称性、VC | 波特率、线长、误码、共模范围 |
| 天线馈线 | 偏压下Cj、S11/S21 | 驻波、效率、接收灵敏度 |
选型结论应写到什么程度
完成规格书初筛后,结论应写成“某型号在给定线路、电压、带宽和布局下进入样板验证”,而不是“该型号适合所有同类接口”。样板验证至少包括正常功能基线、装件后信号检查、整机静电测试和应力后复查。
数据来源
资料核对日期:2026年10月9日。具体型号以当前规格书、适用产品标准和目标板验证结果为准。


