低电容ESD二极管怎么选？Cj只是第一道筛选

低电容ESD二极管的选择不能只按Cj数值从小到大排列。Cj必须带上测试频率、直流偏压和典型或最大定义，再与接口电压、信号速率、通道匹配、漏电和PCB支路一起评审。器件电容很低，若放在长T形支路或焊盘不对称，仍会损伤信号裕量。

一次高速接口评审为什么停在0.25 pF

三家供应商分别给出0.2 pF、0.25 pF和0.5 pF，表面上很好排序。继续追问才发现，有的数值在零偏压下测量，有的没有写频率，还有的只给典型值。测量条件没有统一，这三个数字无法直接证明谁对目标接口影响更小。

候选表应把下面字段放在同一行：

• Cj的测试频率、直流偏压、温度及典型或最大定义；

• VRWM与线路最高、最低正常电压；

• 单向或双向结构及通道拓扑；

• 反向漏电流及对应测试电压；

• 封装、推荐焊盘和每通道匹配信息；

• 目标速率下可接受的插损、回损或眼图裕量。

器件电容不是整条通道的全部负载

保护器件焊盘、过孔、走线分叉和公共回流都会进入通道模型。低电容器件放在连接器后方20 mm的支路上，瞬态先去芯片，支路又可能形成谐振。更合理的路径是外部信号先经过保护焊盘，再进入板内；公共端就近落到连续参考面。

样机评审按顺序进行：

1. 保存未装器件或原方案的链路基线；

2. 只更换ESD二极管，保持PCB、线缆和测试夹具不变；

3. 在目标速率下比较眼图、插损或误码；

4. 覆盖正常、待机、热插拔和掉电状态；

5. 完成目标ESD测试后重新检查链路与漏电；

6. 对有效方案做A/B/A复测，排除焊接和样品偶然性。

低电容与低钳位不是同一个参数

Cj描述器件对信号通道的电容负载，VC描述规定脉冲电流下的钳位结果。更低Cj不保证更低VC，也不代表更高浪涌能力。高速接口选型要同时满足正常电压窗口、信号完整性和受保护芯片残压，不能只解决其中一项。

ASIM阿赛姆低电容ESD阵列可按3.3 V、5 V、通道数和封装建立候选组。具体型号参数应在正文中作为验证例子使用，而不是把完整料号做成搜索标题。读者真正需要的是选型方法和边界，而不是把数据手册重新排列一遍。

通道数越多，公共路径越值得检查

多通道阵列能减少器件数量，却可能共享参考端或内部结构。不同电压域、不同极性或故障后果差异很大的线路，不应为了填满通道强行合并。高速Lane、低速控制线和电源检测脚即使都在同一连接器，也要分别核对。

通道匹配还会影响差分对的模式转换。左右焊盘、支路长度或器件通道差异过大，会把部分差模信号转换为共模噪声，EMI和眼图可能同时变差。

最终结论写接口条件，不写“电容越低越好”

合格记录应包含接口模式、最高电压、目标速率、Cj条件、板版、器件位置、信号测试和ESD后功能。若更低Cj没有带来可测改善，却增加漏电、钳位或采购风险，就没有必要为了目录数字继续下探。

低电容ESD选型中的常见疑问

0.1 pF一定比0.5 pF更适合高速接口吗？

不一定。必须在相同测试条件下比较，并把焊盘、支路、漏电、钳位与目标速率的实板结果一起评审。

低速控制线也需要超低电容ESD二极管吗？

多数低速线的电容预算更宽，应优先核对电压、漏电、阈值、极性和回流路径，不必机械追求最低Cj。

多通道阵列可以把空余通道接到另一种接口吗？

只有电压、极性、电容、公共回流和故障隔离都兼容时才可评估，空余通道本身不是合并线路的理由。