ESD二极管厂家提供的SPICE模型能算钳位电压吗?静态I-V、TLP与PCB寄生不能混用

ESD二极管厂家提供的SPICE模型能算钳位电压吗?静态I-V、TLP与PCB寄生不能混用

2026.09.15 00:00:00
6

ESD二极管厂家的SPICE模型能否计算钳位电压,取决于模型写进了哪些数据。只拟合直流I-V或结电容的小信号模型,不能直接预测IEC 61000-4-2放电时芯片引脚的最高残压;含TLP或瞬态行为的模型也只覆盖声明的电流、温度、封装与参考面。仿真输出先是模型结论,不是整机通过结论。

这个边界很容易被一个漂亮的波形掩盖。工程师把厂家模型接到理想脉冲源上,得到某个峰值,图上有电压和时间坐标,看起来已经完成验证。真正的问题却还没回答:脉冲源是否代表目标应力,模型是否覆盖快速前沿,封装和PCB回路是否存在,观察点是在器件焊盘还是被保护芯片引脚。

先打开模型文件,不要先点“运行”

收到ESD二极管SPICE文件后,先核对文件头、说明页或随附应用文档。至少要能找到完整料号、模型版本、发布日期、适用仿真类型和温度条件。如果一个模型名能对应多个后缀、多个封装,却没有说明封装寄生如何处理,仿真参考面就不清楚。

模型内容可按用途分成几类。分类不是给模型贴等级,而是决定它能回答哪类问题。

模型或数据可以检查的问题不能单独证明的结论
直流I-V模型工作电压附近漏电趋势、击穿区静态关系IEC脉冲前沿、器件峰值残压、整机抗扰度
结电容或S参数线路加载、插损和回损风险大电流钳位、应力后损伤
基于TLP拟合的瞬态模型声明电流区间内的导通与动态电阻空气放电随机电弧、任意IEC等级、全部温度
封装寄生网络指定封装参考面的电感和电容影响连接器、过孔、板级地弹与机壳路径

文件能在仿真器中收敛,只能说明语法和当前激励可运行。若厂家没有披露拟合数据、适用范围或参考面,就不能把一条仿真曲线写进准入报告,当作实测上限。

静态I-V、TLP曲线和IEC波形回答三个问题

静态I-V用较慢的扫描描述电压与电流关系,适合看VRWM附近状态和规定测试电流下的VBR。TLP用受控脉冲提取器件导通后的钳位曲线、动态电阻以及失效前后的变化。IEC 61000-4-2面对完整设备,脉冲经枪头、外壳、连接器、PCB和线缆分流,判据还包括设备功能。

三者都出现“电压”和“电流”,但夹具、时间尺度、观察对象不同。把数据混用会产生两种常见错误:用直流击穿点替代快速钳位峰值,或者用TLP电流直接换算成某个IEC千伏等级。前者漏掉动态响应,后者漏掉整机分流和路径寄生。

审核厂家TLP资料时,可以先看ESD二极管厂家TLP报告怎么审。文章中的It2、动态电阻和钳位曲线仍要带测试方法理解,不能变成模型里没有条件的常数。

芯片引脚残压为什么高于器件端仿真值

一个常用的路径近似是:

Vpin ≈ Vdevice + Lpath × di/dt + Vreference

这里的Vdevice是ESD器件两端电压,Lpath × di/dt表示连接器、焊盘、过孔、走线和回流路径在快速电流变化下增加的电压,Vreference表示局部参考地相对芯片参考点的跳动。这个表达式用于提醒观察点差异,不能在未知电流分配和频率相关寄生时硬算一个准确峰值。

假如仿真只放入理想导线,器件会在图上表现得比实板更接近理想状态。ESD器件离连接器较远、保护支路先分叉、接地过孔绕行或机壳电流穿过数字地时,芯片端都可能看到额外应力。实测时也要区分器件焊盘和芯片附近测点,具体方法可参考ESD二极管残压应该测在哪里

一次能复核的仿真要保存哪些输入

与其只保存结果截图,不如保存一张输入清单。清单至少包含:

  1. ESD二极管完整料号、封装、模型文件名、版本和校验值;

  2. 激励源波形、源阻抗、幅值、极性与重复方式;

  3. 连接器到器件、器件到回流点、器件到芯片的寄生网络;

  4. 观察点名称、探针参考点和仿真步长;

  5. 温度、偏置、负载与被保护芯片输入模型;

  6. 哪些参数来自实测,哪些来自版图提取,哪些只是估算。

缺少芯片输入模型时,仍可比较两个保护方案在相同边界下的相对差异,但报告应写成“相同假设下的模型对比”。不能把它改写成“芯片引脚最高只到某电压”。缺少板级寄生时,仿真适合筛掉明显不合适的方案,不适合批准最终布局。

仿真、测试板和整机要形成闭环

一个稳妥的流程从厂家资料审核开始。先用直流、结电容或S参数和TLP资料确认候选器件覆盖正常工作与瞬态范围,再在仿真中放入明确的寄生假设。随后制作与目标入口接近的测试板,在器件端与受保护节点分别测量。最后回到装有外壳、线缆和负载的整机,按规定放电点和工作状态验证。

如果测试板与仿真差异很大,应回查模型参考面、夹具去嵌、探头负载和电流回路;如果测试板一致而整机失败,排查重点转向外壳、线缆、公共地和其他耦合入口。每一层只解释自己覆盖的对象,这样模型才是定位工具,而不是替代测试的证明材料。

ASIM阿赛姆在提供ESD器件资料时,模型、TLP、S参数和数据手册应按完整料号与版本管理。采购方也应把收到的文件与样品批次、PCB版本和验证记录绑定。关于报告类型的边界,可继续查看ESD二极管厂家检测报告怎么看

什么时候可以引用仿真结果

仿真结果可以进入技术报告,但句子要包含模型版本、输入条件、参考面和验证状态。例如:“在模型版本Vx、所列寄生网络和指定激励下,芯片侧观察点得到某结果;该结果已由某测试板测点复核”是可审查表述。只写“仿真证明满足IEC 8kV”则跨越了模型没有覆盖的整机条件。

模型有价值的地方,是把不可见的路径和参数变成可修改假设。最终批准仍落在同一PCB、同一BOM、同一外壳和同一试验计划下的测量记录。厂家能提供模型并不自动等于模型适合当前问题;厂家能说明模型边界,才让工程团队知道该相信哪一段。

原创 作者:ASIM阿赛姆技术团队 | 发布机构:深圳市阿赛姆电子有限公司

发布日期:2026-09-15

版权声明:版权归深圳市阿赛姆电子有限公司(ASIM阿赛姆)所有;转载及引用请保留作者、出处与原文链接。

本文链接:https://asim.com.cn/esd-diode-spice-model-clamping-limit.html