ESD二极管选型表怎么填?工作电压、结电容、钳位与封装一页核对

ESD二极管选型表怎么填?工作电压、结电容、钳位与封装一页核对

2026.09.18 00:00:00
6

ESD二极管选型表至少要写清线路工作窗口、信号极性、实际速率、通道、芯片耐压边界、ESD测试目标和PCB路径。只写“Type-C、8 kV、低电容”无法完成选型:8 kV是整机施加条件,不是器件钳位电压;接口名称也没有交代共模偏置、布线和接收端余量。下面这张表用于先把条件补齐,再进入器件筛选。

先填这张表,不要先报一个料号

工程师收到“帮我选一颗ESD”的需求时,最容易缺的往往不是产品目录,而是接口边界。以下字段可以直接复制到询样单、设计评审表或失效分析记录中。

字段应填写的内容为什么需要
线路工作窗口最低、典型、最高持续电压;上电、掉电、热插拔和异常但可持续的状态判断VRWM是否留有余量,排除正常工作时漏电或误导通
信号极性与共模范围单极性、双极性、是否带直流偏置,共模电压上下限判断单向、双向或阵列拓扑,避免方向和公共端错误
协议与实际模式协议版本、目标速率、通道配置和实际启用模式接口名称相同,速率、编码和链路余量也可能不同
通道与引脚需要保护的线路数量、差分对、公共端、收发方向和连接器引脚核对通道数、引脚定义与封装走线
被保护芯片边界对应引脚绝对最大值、内部钳位信息、上电与掉电状态给钳位验证建立边界,不能只看ESD器件端电压
ESD测试目标适用标准版本、接触或空气放电、等级、点位、极性、次数和性能判据区分器件数据与整机抗扰度要求,并保证测试可复现
PCB条件连接器位置、ESD器件位置、入口走线、回流路径、层叠和接地过孔判断瞬态电流是否能先进入保护支路并短路径回流
项目状态原理图设计、首版样机、已失败整改、量产替代或降本决定需要做纸面筛选、板级对比还是整机复测

如果上表仍有空项,可以先建立候选范围,但不适合直接冻结物料。特别是“芯片耐压未知”和“PCB回流路径未确认”这两种情况,即使器件规格看起来合适,也不能据此保证整机结果。

“8 kV”为什么不能直接对应一颗ESD二极管

整机静电抗扰度测试描述的是测试发生器、放电方式、施加点和性能判据。器件资料描述的则可能是元件级静电耐受、某一脉冲波形下的峰值电流,或规定电流工作点下的钳位电压。名称里都出现ESD,不代表它们可以一一换算。

选型时至少要把三个问题拆开:

  1. 设备要承受什么测试,放电会从哪个可触及位置进入;

  2. 保护支路在规定瞬态下会形成怎样的电压和电流;

  3. 到达被保护芯片引脚的残余应力是否仍在允许范围内。

因此,“整机目标为接触放电8 kV”可以写进选型表,却不能单独推出“器件必须是8 kV”或“标称8 kV的器件一定够用”。连接器到ESD器件的走线电感、保护器件到参考地的回路、后级串联阻抗以及芯片内部保护都会改变引脚处的实际波形。

六个常见参数,必须和测试条件一起读

参数缩写适合放在表格里,但不能脱离条件排序。下面列的是它们在初筛中的作用,以及审核时容易遗漏的内容。

参数初筛时回答的问题必须同时核对的条件不能由它单独证明什么
VRWM正常工作时器件应保持在什么电压窗口内极性、最高持续电压、温度与漏电定义不能证明芯片端残压安全
VBR器件在规定测试电流下何时进入击穿区测试电流、最小/典型/最大定义、温度不能当作实际钳位电压
VC规定脉冲电流下器件端的电压边界对应IPP、波形、脉宽、温度及典型/最大值不能直接等于PCB上芯片引脚电压
IPP器件在指定波形下列出的峰值脉冲电流波形、脉宽、重复条件和温度不能与不同波形下的数值直接排名
Cj器件对信号线呈现的结电容负载测量频率、偏压、温度、单通道或通道间、典型或最大值不能替代完整通道的高频验证
IR规定反向电压下的漏电水平施加电压、温度及最大值定义不能代表所有工作状态下的功耗

两个器件如果VC相同,但一个数值对应1 A,另一个对应5 A,这两个VC不能直接判定优劣;两份资料都写0.2 pF,如果偏压、频率或端口定义不同,也不应直接排序。工程表中应把“数值”和“条件”放在相邻列,防止条件在复制时丢失。

高速接口没有一个通用的Cj合格线

把高速接口统一规定为“Cj必须小于某个数”看起来方便,实际容易误导。结电容会影响链路,但影响程度还与信号频谱、器件偏压、封装焊盘、支路长度、差分对不连续、参考平面和接收端余量有关。即使协议名称相同,不同速率档、连接器和PCB层叠也可能给出不同结果。

比较低电容ESD器件时,至少应补齐:

  • Cj是典型值还是最大值,在哪个频率、偏压和温度下测得;

  • S参数对应哪个完整料号、封装和端口定义;

  • 文件是否包含评估板焊盘或夹具,去嵌参考面在哪里;

  • 目标板的支路有多长,地端用了多少个过孔,回流是否连续;

  • 验证指标是眼图、插入损耗、回波损耗、误码、链路训练,还是多项组合。

所以,Cj适合做第一轮筛选,S参数适合做频域检查,目标板测试才回答真实链路是否保留足够余量。没有目标板条件时,不应仅凭一个典型电容值发布“适用于某速率”的确定性结论。

四层验证各管一件事

选型不是把一张规格书看完,而是逐层缩小不确定性。四层工作的边界如下。

验证层级主要输入能得到的结论不能替代的下一步
规格书筛选电压窗口、VBR、VC/IPP、Cj、IR、封装和温度条件排除明显不匹配的器件,形成候选清单不能证明目标板信号和整机ESD结果
S参数检查完整料号文件、端口定义、参考面、目标通道模型比较候选器件在规定模型内的高频影响不能替代实物焊盘、连接器与制造偏差
目标板信号验证同版PCB、同一模式、相同线缆和仪器设置判断装与不装、候选A与候选B的链路差异不能证明设备达到整机抗扰度目标
整机ESD测试固定样机、固件、工作模式、点位、极性、次数和判据判断设备在规定测试条件下的功能表现不能自动证明单颗器件是唯一原因

候选对比最好保留空板或已批准基线,并采用A/B/A顺序:先测候选A,再换候选B,最后恢复A复测。恢复后的结果如果不能重现首次A,差异可能来自返修、探头位置、线缆移动或温度,而不是器件本身。

封装不是尺寸栏里的最后一项

同样的电气参数换成不同封装,入口路径和回流路径可能随之改变。检查封装时不能只问“能不能焊下”,还要确认:

  • 引脚方向能否让信号直通,避免形成过长T形支路;

  • 地端是否可以短、宽地接到连续参考平面;

  • 焊盘、阻焊开窗和过孔是否符合当前制造能力;

  • 阵列器件的通道顺序与PCB差分对方向是否一致;

  • 返修后是否仍能维持可比较的测试条件。

如果保护器件离连接器很远,或者放电电流需要绕行后才到地端,参数表上的钳位值不会自动出现在被保护节点。布局审查应当与器件筛选同步,而不是等测试失败后再补做。

提交这些资料,候选范围才可复核

准备选型资料时,不需要先整理成漂亮报告,但以下内容应能对应到同一块板和同一版本:

  1. 接口名称、协议版本、实际模式、目标速率和通道数量;

  2. 最低至最高持续电压、共模范围、极性及热插拔状态;

  3. 被保护芯片完整型号、对应引脚和可公开的耐压边界;

  4. 原理图局部截图,以及连接器、保护器件、敏感芯片和地回路的PCB截图;

  5. 适用的整机ESD标准版本、放电方式、目标等级、点位和性能判据;

  6. 若已经失败,附失败现象、可复现步骤、样机与固件版本、放电极性和恢复方式;

  7. 封装高度、焊盘空间、供应限制和量产替代要求。

资料不完整时,应把输出写成“待验证候选”,不要写成“已确认适用”。本页也不列未经正式规格书逐项核对的产品型号和参数,避免把目录值或不同测试条件下的数据当成最终依据。

提交接口条件,核对候选范围

把上面的工作窗口、信号模式、芯片边界、PCB入口路径和整机测试目标一起提交,ASIM阿赛姆技术团队才能把“推荐一个低电容器件”拆成“哪些候选值得上板、还需验证什么”。最终结论以当前正式规格书、目标板信号测试和整机ESD复测共同确认。

原创 作者:ASIM阿赛姆技术团队 | 发布机构:深圳市阿赛姆电子有限公司

发布日期:2026-09-18

版权声明:版权归深圳市阿赛姆电子有限公司(ASIM阿赛姆)所有;转载及引用请保留作者、出处与原文链接。

本文链接:https://asim.com.cn/esd-diode-selection-checklist.html