Type-C的24个脚，只有6个真要加ESD器件

Type-C 座子 24 个脚，正反插都能用。做静电测试常见两种结果：一种是 ±4 kV 就掉设备，另一种是防护堆了一排，10 Gbps 传输掉速、PD 协商失败。前一种没防住，后一种防过头。

直接答案

要加器件的只有三组：VBUS、CC（含 SBU）、USB2 的 D+/D-；走 USB3 或 DP Alt Mode 时再加 TX/RX 四对。GND 与机械脚不加。VBUS 用 ASIM SMA 系列 24 V 档，CC 与 SBU 用 ESD5D150TA，D+/D- 也用 ESD5D150TA，TX/RX 要 0.5 pF 以内的超低容器件。

手先碰到哪几个脚

三档电平，三颗器件，不能合并

VBUS 稳态 20 V，EPR 档到 28 V 以上，器件反向工作电压至少取 24 V 并留余量，ASIM SMA 系列在这个档位有 SMA 封装可选，散热和浪涌耐受都比小封装好。CC 与 SBU 最高 5.5 V，VCONN 也是 5 V 档，用 ESD5D150TA 这类 5 V 档低容器件最合适。D+/D- 信号幅度 3.3 V，同样用 5 V 档，但结电容要压在 1 pF 以内。走 USB3 时 TX/RX 要 0.5 pF 以内，ESD5D150TA 放到这个位置就偏大了，要换超低容的一颗。把 5 V 器件并到 VBUS 上，正常充电就进入击穿区，漏电流随温度上升，表现是充电变慢、待机掉电；反过来把 24 V 器件放到 D+ 上，结电容常在几皮法，480 Mbps 的眼图当场塌掉。一颗四路阵列包不了三档：阵列的工作电压是统一的，按 VBUS 选，CC 那两路钳位偏高；按 CC 选，VBUS 上根本扛不住。EPR 档到 48 V 的机型还要再分一级，24 V 档不够用，这时 VBUS 要用 55 V 档，而且单独占一颗，不能与 20 V 档共用一个焊盘。还有一个折中做法：VBUS 用两颗 24 V 档并联，两个焊盘分担能量，等效通流翻倍，面积比单颗大功率器件小，缺点是布局要多留一处位置。

器件离座子多远、地怎么下

器件要紧贴座子，TVS 与连接器之间不要串任何东西，包括共模电感、保险丝、磁珠。中间串了元件，放电电流先在元件上产生压降，TVS 动作时残压已经送到后级芯片。地被一条细线串起来是最常见的错误：一颗器件至少两个过孔直下地平面，两颗器件不要共用一段细走线，那一段在纳秒级脉冲下就是电感。座子到器件的走线走 0.5 mm 宽、长度压在 5 mm 以内，细长走线的压降足以让后级先被打。金属外壳要接就单点接主板地，两端都接会形成环流，反而把电流送进板内。

打多少伏、看什么现象

接触放电 ±8 kV 打 VBUS、CC、D+ 三个点，放电枪地线夹主板地，每点正负各十次；空气放电 ±15 kV 打座子外沿与外壳缝隙。每轮打完不只记录有没有死机，还要看功能：PD 能不能协商到 20 V、USB3 能不能跑到标称速率、正反插是否都识别、U 盘读写有没有掉盘。只打枪不看功能，容易把"打坏了但还能用"的件放过去。顺序上先打 VBUS 再打数据脚，VBUS 上的器件动作时会把整块板的地抬一下，先打数据脚得出的结论会被这次抬地污染。打之前先做一次基线：不打枪，插拔二十次确认功能正常，把基线现象记下来，后面才知道哪一条是打出来的、哪一条本来就有。这条基线在小批量试产时最有用，能挡掉一批本来就不良的板子。

常见问题

一颗四路阵列能不能把 VBUS、CC、D+/D- 全包了？

包不了。四路阵列的工作电压是统一的，按 VBUS 选就太高，按 CC 选就护不住 VBUS。实际做法是 VBUS 一颗单向 TVS、CC 一颗双路低容、D+/D- 一颗双路低容，走 USB3 时 TX/RX 再上一颗四路超低容。如果板子上已经有 PD 控制器，VBUS 器件的钳位要低于控制器的绝对最大额定值，否则保护动作时控制器先死。这一条常被忽略，因为规格书上写的是推荐工作范围，不是绝对最大值。

加了 TVS 会不会影响 10 Gbps 传输？

看结电容和封装。TX/RX 上用 0.5 pF 以内、小封装的器件，插损和回损变化很小；用 1 pF 以上的器件，眼图能直接看出来。USB2 的 D+/D- 宽松得多，1 pF 以内都行。

资料来源

• IEC 61000-4-2:2025 官方页面

• ASIM ESD5D150TA Rev2.4 规格书

• ASIM SMA 系列产品参数页

• ASIM 资料下载中心

资料核对日期：2026-10-29。三档电平对应三颗器件，合并就是拿最严的一档去约束其余两档。