笔记本M.2插槽的ESD防护:PCIe差分对只用0.5pF档

笔记本M.2插槽的ESD防护:PCIe差分对只用0.5pF档

2026.11.03 00:00:00
5

M.2 2280 的 NVMe 固态直接装在笔记本主板上,M-Key 一共 67 个触点,其中四组 PCIe 差分对跑 16 GT/s。整机做 ±8 kV 接触放电,打金手指、打固定螺柱,常见现象是盘还能认,链路却从 Gen4 掉到 Gen1,重新插拔也回不去。

直接答案

四组差分对各一颗 ESD3V3D500TA,放在连接器与耦合电容之间;3.3 V 主供电单独一颗 ESD5D150TA,不要和差分对共用阵列。差分对要的是 0.5 pF 以下的负载电容,供电要的是扛得住 2 A 启动电流的浪涌能力,这两个要求一颗器件满足不了。

67 个触点分三批挨打

脚位/级信号正常电平要不要加原因
B1–B11 / A1–A11PCIe TX / RX 差分0.8 V 共模,100 Ω 差分要,四对各一颗先坏的是回波损耗,不是击穿
B2 / B4 / B243.3 V 主供电3.3 V ±5%,峰值 2 A要,一颗 5 V 档触点暴露面积最大,手指先碰到
B12 / B13GND0 V不加,直接下地地针最长,插入时最先接触
B19 / B20SMBus、复位3.3 V 上拉,100 kHz要,3.3 V 档复位线被打一次就认不到盘
B21–B23其他控制脚3.3 V 或悬空按需,只护有上拉的悬空脚没有回路,加了也白加
固定螺柱结构件0 V搭接,不加器件两点搭接才不围出环路

差分对怕 0.5 pF,供电怕 2 A,同一颗器件顾不过来

16 GT/s 的 PCIe 信号基频在 8 GHz 附近,差分阻抗要求 100 Ω。器件并上去就是一份容性负载,0.5 pF 在 8 GHz 只有 40 Ω,与差分对并联后阻抗掉到 71 Ω,回波损耗从 −18 dB 恶化到 −9 dB,眼图高度少 30 mV,链路训练直接退到 Gen1。换 1.5 pF 的 5 V 档器件,8 GHz 只剩 13 Ω,插损再加 1.2 dB,退得更快。反过来,3.3 V 主供电要过 2 A 的启动电流,0.5 pF 的小器件浪涌能力只有几百毫安,盘一上电就被自己烧开,表现为插上不认盘。所以两条路必须分开:差分对用低容档,供电用能扛电流的电平档,各自的地在器件焊盘两侧各打一个 0.3 mm 过孔。

器件压到金手指后 4 mm,地不许绕

四颗差分器件放在连接器焊盘后 4 mm 内,同一面,走线不换层;器件的地各打两个过孔到内层地平面,过孔离焊盘不超过 1.5 mm,一段 5 mm 的地线在 1 ns 上升沿下就是 5 nH,钳位残压会在这段上先抬 8 V。3.3 V 那颗贴在供电针与地针之间,先过器件再进 100 nF,顺序反了电容会把残压记住。SSD 的金属外壳与主板地之间加一条 0.5 mm 厚、12 mm 长的搭接片,只接一点;螺柱两侧都接会围出一个环路,环路正好套住四组差分对。

±8 kV 打触点与螺柱,判据是链路速率

接触放电 ±8 kV 打金手指两侧、固定螺柱、SSD 外壳接缝,每点正负各十次,机器进系统跑 CrystalDiskMark 与 SMART。判据三条:链路速率保持在 Gen4、SMART 里 CRC 错误计数不增加、连续读 30 分钟不掉盘。只看到能认盘就收工,是这类问题最常见的漏判,因为降速不报错。再打一轮 ±15 kV 空气放电,枪头对准金手指与插槽之间的 0.3 mm 缝,这一轮看有没有沿缝跳火。复测时换一块满容量的盘,启动电流从 1.2 A 涨到 2 A,供电那颗器件的余量才看得出来。

常见问题

四组差分对能不能用一颗四路阵列?

能,但阵列四个通道的结电容分散通常在 0.2 pF 上下,8 GHz 下一点点差异就变成四对之间的时延差,眼图会歪。单路器件一致性更好,代价是占四个位置。

为什么现象是降速而不是直接不认盘?

链路训练有重试机制,误码率超过门限就退到更低的速率继续跑,所以盘还在,速度没了。等器件被彻底打穿,才会变成不认盘。

资料来源

资料核对日期:2026-11-03。差分对与供电必须分器件,共用阵列等于两头都不达标。