Type-C接口的屏蔽壳与外壳缝隙,ESD残压怎么压到后级额定之下?
Type-C 母座的屏蔽壳与整机外壳之间总有一圈缝,手指、钥匙、数据线插头都会从这里对准。放电电流从缝隙进去以后,残压并不是由器件单独决定,而是由搭接阻抗与器件位置的比值决定。
直接答案
把屏蔽壳当作第一级导体:先让它与机壳地形成低阻抗连接,再在连接器内侧给 CC、SBU 与高速对各配低容器件。残压要按后级芯片的绝对最大额定反推,而不是按器件的标称钳位电压选。顺序做反,器件会先坏,后级照样过压。
缝隙是入口,屏蔽壳是第一级导体
整机外壳大多是塑料,Type-C 母座的屏蔽壳就成了唯一的大面积金属件,放电枪一靠近,电流优先从壳体和缝隙跳过来。屏蔽壳与主板地之间若只有两条细走线,瞬态电流会在上面压出可观的电位差,这段电位差会直接落在屏蔽壳旁边的 CC 与 SBU 焊盘上。
| 核对项 | 要记录的条件 | 为什么要记录 |
|---|---|---|
| 屏蔽壳 | 大面积金属、靠近缝隙 | 主要入口,先做搭接 |
| 外壳缝隙 | 塑料件与母座之间的环缝 | 决定放电点位置 |
| CC 与 SBU | 靠壳体边缘的细焊盘 | 最先被耦合 |
| 后级芯片 | 绝对最大额定通常 4 V 上下 | 残压的上限 |
残压是分压结果,不是器件标称值
器件标称的钳位电压是在规定波形与电流下测的,实际板上看到的是残压:放电电流在搭接阻抗上产生的电位,减去器件吸走的那部分,再经走线电感分到芯片引脚。搭接阻抗高,器件再低钳位也救不回来;搭接做得好,一只中等钳位的器件就能把残压压到后级额定之下。
先搭接,再选器件:屏蔽壳到机壳地的连接按 0.1 Ω 量级做,多点比单点稳。
CC 与 SBU 用低容器件,容值分摊到两只脚上要接近。
残压按后级绝对最大额定反推,留出温度与批次的余量。
残压怎么测、怎么记
残压不能用万用表读,要用带宽足够的探头在芯片引脚处测,探头地弹簧就近接芯片地,避免引入额外的环路。记录时写清放电点、等级、探头位置与带宽,以及当次使用的母座批次;换母座或换外壳结构,这组数据就不再适用。
| 记录项 | 建议写法 | 不能省略的原因 |
|---|---|---|
| 放电点 | 缝隙位置与角度 | 入口不同,路径不同 |
| 搭接阻抗 | 屏蔽壳到机壳地实测 | 决定残压大小 |
| 残压 | 探头位置、带宽、峰值 | 与后级额定对比 |
| 母座批次 | 型号与来料批 | 结构公差影响缝隙 |
Type-C 残压核对顺序
确认放电点落在屏蔽壳还是缝隙。
量屏蔽壳到机壳地的搭接阻抗。
按后级绝对最大额定反推残压上限。
连接器内侧配低容器件后按同一判据复测。
常见问题
屏蔽壳不接地行不行?
不建议。屏蔽壳悬空时它会变成一段天线,把电流耦合到旁边的 CC 与 SBU 焊盘,现象往往比不装母座还差。
残压测出来比器件标称高很多,正常吗?
正常。标称值有指定测试条件,板上还有搭接阻抗与走线电感;差一个量级说明路径没做好,不是器件虚标。
资料来源
资料核对日期:2026-11-11。选型和整改结论应以完整型号、规格书版本、目标板版本、试验条件和复测记录为准。


